微機電感測裝置及其製造方法

专利摘要:
本發明揭示一種微機電感測裝置及其製造方法，上述微機電感測裝置包括一基材晶片；一第一絕緣層，覆蓋上述基材晶片的一頂面上；一感測元件層，設置於上述第一絕緣層的一頂面上，其包含一外環區與一感測構件區，上述感測構件區與上述外環區之間具有一空氣溝槽，其中上述感測構件區包含一固定構件與一可動構件；一第二絕緣層，設置於上述感測元件層的一頂面上，並架橋於上述外環區和部分上述固定構件上；一導線圖案，設置於上述第二絕緣層上，並電性連接上述固定構件。
公开号:TW201318083A
申请号:TW100138026
申请日:2011-10-20
公开日:2013-05-01
发明作者:Lung-Tai Chen；Shih-Chieh Lin；Yu-Wen Hsu
申请人:Ind Tech Res Inst；
IPC主号:B81B7-00

专利说明:
微機電感測裝置及其製造方法
本發明係有關於一種微機電感測裝置及其製造方法，特別是有關於一種微機電感測裝置的導線配置及其製造方法。
微機電感測元件已積極地整合於人類之日常生活產業中，如導航裝置、遊戲娛樂、手持式通訊、汽機車電子等產業；另一方面由全球產業市場資訊來看，未來無論是在感測元件或感測系統模組之產值上，在未來皆呈現可預期之高度成長趨勢。
然而，習知的微機電感測元件係設置於玻璃基材上，因而仍具有許多缺點。舉例來說，玻璃基材厚度因受限玻璃研磨加工基礎產業之不足，所以整體元件厚度無法完整薄化。另外，設置於玻璃基材和固定構件之間的導線薄細，需覆蓋一額外保護氧化層以避免導線變形移位。再者，為了保證固定構件(anchor)與導線和玻璃基材接觸品質，固定構件上需額外設置一金屬接觸層以供固定構件與導線之物理嵌合製程進行，接合面積難以提升。此外，習知技術利用蝕刻加工製程來形成構件，因而構件厚度變異範圍係難以控制。
因此，有必要尋求一種具有可極度薄化、低元件成本、高元件特性穩定度、與高元件可靠性微機電感測裝置及其製造方法，其能夠改善或避免上述的問題。
有鑑於此，本發明實施例提供一種微機電感測裝置及其製造方法。本發明一實施例之微機電感測裝置包括一基材晶片；一第一絕緣層，覆蓋上述基材晶片的一頂面上；一感測元件層，設置於上述第一絕緣層的一頂面上，其包含一外環區與一感測構件區，上述感測構件區與上述外環區之間具有一空氣溝槽，其中上述感測構件區包含一固定構件與一可動構件；一第二絕緣層，設置於上述感測元件層的一頂面上，並架橋於上述外環區和部分上述固定構件上；一導線圖案，設置於上述第二絕緣層上，並電性連接上述固定構件。
本發明另一實施例之微機電感測裝置製造方法包括提供一基材晶片；於上述基材晶片的一頂面上沉積一第一絕緣層；進行一第一接合製程，將一絕緣層上覆矽晶片設置於該第一絕緣層的一頂面上感測元件層，其中該絕緣層上覆矽晶片包括一基板層；一感測元件層，其中該感測元件層包含一空氣溝槽，介於一感測構件區與一外環區之間；一第二絕緣層，設置於該基板層和該感測元件層之間，其中該感測元件層接觸該第一絕緣層；移除該絕緣層上覆矽晶片之全部的該基板層；移除部分上述第二絕緣層，以形成一第二絕緣層圖案，以使位於上述感測構件區內的上述感測元件層從上述第二絕緣層圖案暴露出來，並使上述第二絕緣層圖案架橋於上述感測元件層的上述外環區和部分上述感測構件區上；於上述第二絕緣層圖案的一頂面上形成一導線圖案，並延伸連接至暴露出來的上述感測元件層。
以下以各實施例詳細說明並伴隨著圖式說明之範例，做為本發明之參考依據。在圖式或說明書描述中，相似或相同之部分皆使用相同之圖號。且在圖式中，實施例之形狀或是厚度可擴大，並以簡化或是方便標示。再者，圖式中各元件之部分將以分別描述說明之，值得注意的是，圖中未繪示或描述之元件，為所屬技術領域中具有通常知識者所知的形式。
第1a~6b、7圖為本發明一實施例之微機電感測裝置500a的製程上視圖。第1b至4b圖為沿第1a至4a圖之A-A’切線剖面圖。第5b、6b圖沿第5a、6a圖之C-C’切線剖面圖。在本發明實施例的微機電感測裝置500a可包括振盪器、陀螺儀或磁力計等，而第1a~6b、7圖所示之微機電感測裝置500a係以振盪器做為本發明實施例，然非限制本發明。請參考第1a、1b圖，首先，提供一基材晶片200。在本發明一實施例中，基材晶片200可為例如矽晶片之半導體晶片。在本發明另一實施例中，之後，可於基材晶片200的一頂面201上形成例如光阻之一遮罩圖案(圖未顯示)，以定義出一凹陷區的形成位置。接著，對基材晶片200進行一非等向性蝕刻製程，從基材晶片200的頂面201移除部分基材晶片200，以形成凹陷區202。最後，移除上述遮罩圖案。上述凹陷區202的位置係對應於最終之微機電感測裝置500a的可動構件所在的位置，以使後續形成的上述可動構件設置於凹陷區202內，並利於可動構件於其中自由移動。
請參考第2a、2b圖，接著，可利用化學氣相沉積(CVD)法、原子層沉積法(ALD)等沉積方式，於基材晶片200的頂面201上順應性沉積一第一絕緣層204。在本發明一實施例中，第一絕緣層204可為一氧化矽層。
然後，請參考第3a、3b圖，提供一絕緣層上覆矽晶片(SOI wafer)216。在本發明一實施例中，絕緣層上覆矽晶片216包括例如矽之半導體材料構成的感測元件層(device layer)208和基板層(handle layer)214，以及設置於上述兩者之間的第二絕緣層212。
接著，於絕緣層上覆矽晶片216的感測元件層208中形成溝槽210，以定義出最終形成之微機電感測裝置的固定構件的邊界位置。於感測元件層208上形成一遮罩圖案(圖未顯示)，以定義出後續形成溝槽的位置。之後，進行一非等向蝕刻製程，移除未被圖案化遮罩覆蓋的感測元件層208，以於感測元件層208中形成穿過感測元件層208的溝槽210，此時第一絕緣層204也可做為上述蝕刻製程的蝕刻停止層。最後，移除上述遮罩圖案。如第3b圖之剖面圖所示，溝槽210係橫向介於感測元件層208的感測構件區220與外環區218之間。在本實施例中，溝槽210用以將最終微機電感測裝置500a之感測構件區220的固定構件與外環區218橫向隔開，做為固定構件與上述外環區218之間的電性和空間隔離物，溝槽210內不會填充任何物體和覆蓋任何襯墊層(liner)，且其側壁會直接與空氣接觸(被空氣填充)，因而可視為空氣溝槽210。
然後，進行一接合製程，將絕緣層上覆矽晶片(SOI wafer)216設置於第一絕緣層204的一頂面205上，上述接合係將絕緣層上覆矽晶片216的感測元件層(device layer)208設置於第一絕緣層204的一頂面205上。在本發明一實施例中，接合製程可包括一共熔接合製程、一高壓接合製程或一熱壓接合製程。由於感測元件層208和第一絕緣層204的材質可皆為含矽的材料，因此接合品質可大為提升，且最終之微機電感測裝置500a可大幅降低熱應力引起的感測漂移。如第3b圖所示，感測元件層208包含一外環區218與被上述外環區218圍繞的一感測構件區220。在本發明一實施例中，可於進行上述接合製程製程之後，進行一薄化製程，從基材晶片200的一背面203移除部分基材晶片200，以降低基材晶片200的厚度。
然後，請參考第4a、4b圖，可進行一蝕刻製程，移除絕緣層上覆矽晶片216之全部的基板層214。之後，可於第二絕緣層212上形成一遮罩圖案(圖未顯示)，以定義出後續固定構件和可動構件的形成位置。之後，進行一非等向蝕刻製程，移除未被圖案化遮罩覆蓋的第二絕緣層212，以形成一第二絕緣層圖案212a，並使位於感測構件區220內的感測元件層208從第二絕緣層圖案212a暴露出來，並使第二絕緣層圖案212a架橋(意即橫跨於外環區218和部分感測構件區220)於感測元件層208的外環區218和部分感測構件區220上。如第4b圖所示，第二絕緣層圖案212a從感測元件層208的外環區218橫向延伸覆蓋空氣溝槽210和部分感測構件區220。最後，移除上述遮罩圖案。
然後，請參考第5a、5b圖，進行一電鍍和圖案化製程，於第二絕緣層圖案212a的一頂面213上形成導線圖案224，並延伸連接至暴露出來的感測元件層208。在本發明一實施例中，導線圖案224的材質可包括鋁、銅、金、銀、鎢或上述組合。上述電鍍和圖案化製程更可形成連接至導線圖案224末端的導電墊226，導電墊226用以做為最終微機電感測裝置500a輸入輸出(I/O)的電性連接，而導電墊226的材質可與導線圖案224相同。
然後，請參考第6a、6b圖，可進行一圖案化製程，移除從第二絕緣層圖案212a暴露出來的部分感測元件層208，以於感測構件區220中形成固定構件232與可動構件234。如第6a圖所示，固定構件232可藉由一彈性元件與可動構件234連接，且另一固定構件230與可動構件234之間具有一空隙236。如第6b圖所示，在基材晶片200具有凹陷區202的一實施例中，上述可動構件234係位於凹陷區202內，並與第一絕緣層204隔開。而外環區218和固定構件232分別橫向鄰接空氣溝槽210的相對側壁，並利用接合製程固著於具有類似材質的第一絕緣層204上，可大為降低熱應力的影響，因而可提升元件可靠度。因此，可藉由空氣溝槽210和空隙236使外環區218與感測構件區的可動構件234和固定構件232橫向地完全隔開而彼此不接觸，而外環區218、可動構件234和固定構件232的底面238可藉由第一絕緣層204與其下的基材晶片200隔離。另外，第二絕緣層212a覆蓋部分固定構件232的頂面239，且設置於第二絕緣層212a上的導線圖案224係延伸覆蓋部分固定構件232，導線圖案224僅電性連接至固定構件232。經過上述製程，係完成本發明實施例之微機電感測裝置500a。
如第7圖所示，接著，在本發明另一實施例中，可再進行另一接合製程，將一蓋層240設置於感測構件區220的上方，並藉由一例如玻璃熔塊(glass frit)之接合圖樣層242接合至感測元件層208的外環區218的頂面243，其中蓋層240與感測構件區220隔開。接合圖樣層242具有一厚度且其上視圖為一封閉圖案，因而與蓋層240接合後可使空隙236形成腔體，以使可動構件234在其中運動而不會碰到蓋層240。在本發明一實施例中，蓋層240可為例如矽晶片之一半導體晶片，其用以保護感測構件區220的固定構件232與可動構件234。
第8圖為本發明又另一實施例之微機電感測裝置500b的剖面圖。在本發明另一實施例中，可使用一接合層206將感測元件層(device layer)208接合至第一絕緣層204的頂面205。在本發明一實施例中，接合層206可包括一絕緣層或一金屬層。
本發明實施例係提供一種微機電感測元件微機電感測裝置及其製造方法，其具有以下優點。以矽基材晶片來取代習知微機電感測裝置使用之玻璃基材，因而微機電感測裝置之總厚度，將會因為不再受限玻璃研磨加工基礎產業之不足而可大幅加工薄化。另外，由於將原先設計於玻璃基材上之固定構件導線，改移至固定構件的一頂面，如此一來，可節省下習知技術之用以保護玻璃基材上方薄導線，因後續晶圓接合高溫保護用氧化層加載用製程圖樣光罩，與固定構件元端面金屬接觸物理崁合所需之另一製程圖樣光罩等共兩個製程光罩，進而達到簡化元件製程、降低成本、提高元件特性穩定度和元件可靠性之目的。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200．．．基材晶片
201、205、209、213、239、243．．．頂面
203．．．背面
204．．．第一絕緣層
202．．．凹陷區
206．．．接合層
208．．．感測元件層
210．．．空氣溝槽
212．．．第二絕緣層
212a．．．第二絕緣層圖案
214．．．基板層
216．．．絕緣層上覆矽晶片
218．．．外環區
220．．．感測構件區
224．．．導線圖案
226．．．導電墊
230、232．．．固定構件
234．．．可動構件
236．．．空隙
238．．．底面
240．．．蓋層
242．．．接合圖樣層
500a、500b．．．微機電感測裝置
第1a至6b圖為本發明一實施例之微機電感測裝置的製程上視圖。
第1b至4b圖為沿第1a至4a圖之A-A’切線剖面圖。
第5b、6b圖沿第5a、6a圖之C-C’切線剖面圖。
第7圖為本發明另一實施例之微機電感測裝置的剖面圖。
第8圖為本發明又另一實施例之微機電感測裝置的剖面圖。
200．．．基材晶片
202．．．凹陷區
204．．．第一絕緣層
208．．．感測元件層
210．．．空氣溝槽
212a．．．第二絕緣層圖案
218．．．外環區
220．．．感測構件區
224．．．導線圖案
232．．．固定構件
234．．．可動構件
236．．．空隙
238．．．底面
239、243．．．頂面
240．．．蓋層
242．．．接合圖樣層
500a．．．微機電感測裝置

权利要求:
Claims (15)
[1] 一種微機電感測裝置，包括：一基材晶片；一第一絕緣層，覆蓋該基材晶片的一頂面上；一感測元件層，設置於該第一絕緣層的一頂面上，其包含一外環區與一感測構件區，該感測構件區與該外環區之間具有一空氣溝槽，其中該感測構件區包含一固定構件與一可動構件；一第二絕緣層，設置於該感測元件層的一頂面上，並架橋於該外環區和部分該固定構件上；以及一導線圖案，設置於該第二絕緣層上，並電性連接該固定構件。
[2] 如申請專利範圍第1項所述之微機電感測裝置，其中該基材晶片包括一凹陷區，以使該可動構件設置於該凹陷區內並與該第一絕緣層隔離。
[3] 如申請專利範圍第1項所述之微機電感測裝置，更包括一接合層，位於該基材晶片和該第一絕緣層之間。
[4] 如申請專利範圍第1項所述之微機電感測裝置，其中該第二絕緣層從該外環區延伸覆蓋該空氣溝槽的一頂面。
[5] 如申請專利範圍第1項所述之微機電感測裝置，其中該外環區和該固定構件分別橫向鄰接該空氣溝槽，並固著於該第一絕緣層上。
[6] 如申請專利範圍第1項所述之微機電感測裝置，更包括一蓋層，設置於該感測構件區的上方，並接合至該外環區，其中該蓋層與該感測構件區隔開。
[7] 如申請專利範圍第1項所述之微機電感測裝置，其中該基材晶片為一矽基材晶片。
[8] 如申請專利範圍第1項所述之微機電感測裝置，其中該外環區圍繞該感測構件區。
[9] 一種微機電感測裝置的製造方法，包括下列步驟：提供一基材晶片；於該基材晶片的一頂面上沉積一第一絕緣層；進行一第一接合製程，將一絕緣層上覆矽晶片設置於該第一絕緣層的一頂面上，其中該絕緣層上覆矽晶片包括：一基板層；一感測元件層，其中該感測元件層包含一空氣溝槽，介於一感測構件區與一外環區之間；以及一第二絕緣層，設置於該基板層和該感測元件層之間，其中該感測元件層接觸該第一絕緣層；移除該絕緣層上覆矽晶片之全部的該基板層；移除部分該第二絕緣層，以形成一第二絕緣層圖案，以使位於該感測構件區內的該感測元件層從該第二絕緣層圖案暴露出來，並使該第二絕緣層圖案架橋於該感測元件層的該外環區和部分該感測構件區上；以及於該第二絕緣層圖案的一頂面上形成一導線圖案，並延伸連接至暴露出來的該感測元件層。
[10] 如申請專利範圍第9項所述之微機電感測裝置的製造方法，於該第二絕緣層圖案的該頂面上形成該導線圖案之後更包括：圖案化該感測元件層，以於該感測構件區中形成一固定構件與一可動構件，其中該導線圖案僅電性連接至該固定構件。
[11] 如申請專利範圍第10項所述之微機電感測裝置的製造方法，其中該外環區和該固定構件分別橫向鄰接該空氣溝槽。
[12] 如申請專利範圍第9項所述之微機電感測裝置的製造方法，於該基材晶片的該頂面上沉積該第一絕緣層之前更包括：從該基材晶片的該頂面移除部分該基材晶片，以形成一凹陷區，以使該可動構件設置於該凹陷區內並與該第一絕緣層隔離。
[13] 如申請專利範圍第9項所述之微機電感測裝置的製造方法，更包括：進行一第二接合製程，將一蓋層設置於該感測構件區的上方，並接合至該外環區，其中該蓋層與該感測構件區隔開。
[14] 如申請專利範圍第13項所述之微機電感測裝置的製造方法，其中該第一、第二接合製程包括一共熔接合製程、一高壓接合製程或一熱壓接合製程。
[15] 如申請專利範圍第9項所述之微機電感測裝置的製造方法，其中該感測元件層藉由一接合層設置於該第一絕緣層的該頂面上。

类似技术:

---

公开号 | 公开日 | 专利标题

---

CN102815659B|2015-05-13|具有可移动部件的半导体器件及其制造方法

---

US7859091B2|2010-12-28|Manufacturing methods for semiconductor device with sealed cap

---

US20140048922A1|2014-02-20|Semiconductor device and method of manufacturing the same

---

TWI622759B|2018-05-01|MEMS pressure sensor and method of forming same

---

JP2005049130A|2005-02-24|加速度センサ及び加速度センサの製造方法

---

TWI629460B|2018-07-11|MEMS pressure sensor and method of forming same

---

US20200079642A1|2020-03-12|Microelectromechanical systems | structure to prevent stiction after a wet cleaning process

---

TWI669268B|2019-08-21|微機電系統封裝及其形成方法

---

CN109553065B|2020-11-17|微机电系统装置与微机电系统的封装方法

---

TWI426572B|2014-02-11|微機電感測裝置及其製造方法

---

TW201508890A|2015-03-01|微機電系統元件製造方法及以此方法製造之微機電系統元件

---

CN104045051B|2016-08-17|堆叠半导体器件及其形成方法

---

CN104051385B|2017-06-13|堆叠式半导体结构及其形成方法

---

CN103204456B|2016-05-18|用于mems结构中的tsv的支撑结构

---

TW201733899A|2017-10-01|封裝方法及相關的封裝結構

---

CN108217580A|2018-06-29|封装的形成方法

---

US11235969B2|2022-02-01|CMOS-MEMS integration with through-chip via process

---

JP3938199B1|2007-06-27|ウェハレベルパッケージ構造体およびセンサ装置

---

TW201807392A|2018-03-01|壓力感測器以及其製造方法

---

US20210061652A1|2021-03-04|Fabrication method for a mems device

---

TWI691455B|2020-04-21|包含接觸層的互補式金屬氧化半導體-微電子機械系統（ｃｍｏｓ-ｍｅｍｓ）積體裝置和製造方法

---

TWI397159B|2013-05-21|微機電系統晶片及其封裝方法

---

JP6331552B2|2018-05-30|Ｍｅｍｓデバイス及びその製造方法

---

TWI509757B|2015-11-21|微機電系統晶片及其封裝方法

---

JP4000167B2|2007-10-31|センサ装置の製造方法

同族专利:

---

公开号 | 公开日

---

US20130099331A1|2013-04-25|

---

TWI426572B|2014-02-11|

---

US8643125B2|2014-02-04|

引用文献:

---

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

---

US6121552A|1997-06-13|2000-09-19|The Regents Of The University Of Caliofornia|Microfabricated high aspect ratio device with an electrical isolation trench|

---

JP4346333B2|2003-03-26|2009-10-21|新光電気工業株式会社|半導体素子を内蔵した多層回路基板の製造方法|

---

US6936491B2|2003-06-04|2005-08-30|Robert Bosch Gmbh|Method of fabricating microelectromechanical systems and devices having trench isolated contacts|

---

US6930367B2|2003-10-31|2005-08-16|Robert Bosch Gmbh|Anti-stiction technique for thin film and wafer-bonded encapsulated microelectromechanical systems|

---

TWI480222B|2008-09-01|2015-04-11|United Microelectronics Corp|微機電系統振膜及其製造方法|

---

TWI473223B|2009-08-19|2015-02-11|Xintec Inc|晶片封裝體及其製造方法|

---

US8530985B2|2010-03-18|2013-09-10|Chia-Ming Cheng|Chip package and method for forming the same|

---

TWI434803B|2010-06-30|2014-04-21|Ind Tech Res Inst|微機電元件與電路晶片之整合裝置及其製造方法|JP5999302B2|2012-02-09|2016-09-28|セイコーエプソン株式会社|電子デバイスおよびその製造方法、並びに電子機器|

---

CN104249991B|2013-06-26|2016-08-10|中芯国际集成电路制造有限公司|Mems器件及其制作方法|

---

US20150262902A1|2014-03-12|2015-09-17|Invensas Corporation|Integrated circuits protected by substrates with cavities, and methods of manufacture|

法律状态:

优先权:

---

申请号 | 申请日 | 专利标题

---

TW100138026A|TWI426572B|2011-10-20|2011-10-20|微機電感測裝置及其製造方法|TW100138026A| TWI426572B|2011-10-20|2011-10-20|微機電感測裝置及其製造方法|

---

US13/327,681| US8643125B2|2011-10-20|2011-12-15|Structure and process for microelectromechanical system-based sensor|